MENU SEARCH INDEX DETAIL

1/1



PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11202031

(43)Date of publication of application: 30.07.1999

(51)Int.Cl.

G01R 31/28 G01R 31/26 H01L 27/04 H01L 21/822

(21)Application number: 10020312

(22)Date of filing: 16.01.1998

(71)Applicant:

(72)Inventor:


NEC CORP

HIRATA MASARU

(54) TEST CIRCUIT FOR SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To check even the intermacro connection when the inside of an LSI is normal without using a normal mode test pattern by testing all macros in the LSI individually. SOLUTION: First and second test select circuits 3, 4 provided between the output terminal 12 of a first inner macro 1 and the input terminal 13 of a second inner macro 2 are switched between LAO and HIGH levels by TEST 5, 6 signals. When the first inner macro 1 is tested, TEST 5 is HIGH while TEST 6 is LOW and in testing the second inner macro 2, TEST 5 is LOW while TEST 6 is HIGH. Under normal mode, both TEST 5 and TEST 6 are LOW. The second test select circuit 4 verifies output of SIGN signal from the output terminal 12 of the first inner macro 1 under normal mode.



LEGAL STATUS

[Date of request for examination]

16.01.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2947251

[Date of registration]

02.07.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office

MENU

SEARCH



DETAIL

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-202031

(43)公開日 平成11年(1999)7月30日

(51) Int.Cl. ⁶	識別	l記号 F	I		
G01R	31/28	G	0 1 R	31/28	v
	31/26			31/26	G
H01L	27/04	H	0 1 L	27/04	Т
	21/822				


		審定請求 有 請求項の数3 FD (全 7 頁)			
(21)出願番号	特顧平10-20312	(71)出願人 000004237 日本電気株式会社			
(22)出顧日	平成10年(1998) 1月16日	東京都港区芝五丁目7番1号 (72)発明者 平田 勝			
		東京都港区芝五丁目7番1号 日本電気株式会社内			
		(74)代理人 弁理士 野田 茂			

(54) 【発明の名称】 半導体装置テスト回路

(57) 【要約】

【課題】 LSI内部の各マクロを全て個別でテストす ることにより、ノーマルモードでのテストパタンを使用 せずに、LSI内部のノーマル時のマクロ間の接続も同 時に検証する。

【解決手段】 第1の内部マクロ1の出力端子12と第 2の内部マクロ2の入力端子13間に第1のテストセレ クタ回路3および第2のテストセレクタ回路4を設け、 第1および第2のテストセレクタ回路3、4はTEST 5、6の信号によりLOWおよびHIGHレベルに切替 えられ、第1の内部マクロ1をテストする時は、TES T5がHIGH、TEST6がLOWとなり、第2の内 部マクロ2をテストする時は、TEST5がLOW、T EST6がHIGHとなり、ノーマルモード時は、TE ST5、TEST6が共にLOWとなる。第2のテスト セレクタ回路4はノーマル時に第1の内部マクロ1の出 力端子12からの信号がSIGNに出力されることを検 証する。



1

【特許請求の範囲】

【請求項1】 LSI内部に第1の内部マクロと第2の内部マクロとが設けられ、該第1の内部マクロと第2の内部マクロとの接続検証を行う半導体装置テスト回路において、

前記第1の内部マクロの出力端子と第2の内部マクロの入力端子間に設けられた第1のテストセレクタ回路お第2のテストセレクタ回路を備え、該第1および第2のテストセレクタ回路はテスト信号によりLOWおよびHIGHレベルに切替えられ、前記第2のテストセレクタ回路をLOWレベルとして前記第1の内部マクロのテストを行い、前記第2の内部マクロのテストを行い、前記第2の内部マクロのテストを行い、でル時に前記第1および第2のテストセレクタ回路をLOWレベルとし、ノーマル時の前記第1の内部マクロと前記第2の内部マクロ間の接続を検証するようにしたことを特徴とする半導体装置テスト回路。

【請求項2】 前記第2のテストセレクタ回路のLOW 端子と前記第1の内部マクロの出力端子とが接続され、前記第1のテストセレクタ回路のLOW端子と前記第2 20 の内部マクロの入力端子とが接続され、前記第1のテストセレクタ回路の入力端子と第2のテストセレクタ回路の出力端子とが接続され、前記第2のテストセレクタ回路のHIGH端子にはLSIのピンからの入力信号が入力され、前記第1のテストセレクタ回路のHIGH端子にはLSIのピンへの出力信号が出力されるようになっていることを特徴とする請求項1記載の半導体装置テスト回路。

【請求項3】 前記第2のテストセレクタ回路が前記第 1の内部マクロの内部に、前記第1のテストセレクタ回 30 路が前記第2の内部マクロの内部に各々設けられ、前記第2のテストセレクタ回路のLOW端子と前記第1の内部マクロの出力端子とが接続され、前記第1のテストセレクタ回路のLOW端子と前記第2の内部マクロの入力端子とが接続され、前記第1のテストセレクタ回路の出力端子とが接続され、前記第1のテストセレクタ回路のHIGH端子にはLSIのピンからの入力信号が入力され、前記第1のテストセレクタ回路のHIGH端子にはLSIのピンへの出力信号が出力されるようになっていることを特徴と 40 する請求項1記載の半導体装置テスト回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置テスト回路に関し、詳しくは、マクロセルを搭載した集積回路(LSI)のテスト回路の改良に関するものである。

[0002]

【従来の技術】近来、LSIは大規模化し、複数の既存 第2のテストセレクタ回路はノーマル時に第1の内部 LSIをチップに統合する等、複雑な内部構成となり、 クロの出力端子からの信号が第1のテストセレクタ回 LSIの全体機能を検証するテストバターンを設計する 50 に入力されることをモニタすることで検証できる。ま

ことは多大の労力と時間を必要とする。そこで、従来の 半導体装置テスト回路では、図3に示すようなテスト方 式を採用している。図3において、1はLSI内部の第 1の内部マクロ、2は同じくLSI内部の第2の内部マ クロであって、各内部マクロ1、2ごとに、テスト専用 端子を設け、これらテスト専用端子15を使用してテス ト用入力信号16を入力し、かつテスト用出力信号を取 り出すようになっている。これにより、LSI内部のマ クロを分割してテストを行うことができるため、テスト

10 パタン作成の時間が短縮でき、また、テストパタン長を

[0003]

短くできるという利点がある。

【発明が解決しようとする課題】上記のテスト回路では、LSIのマクロ単体の検証を行うことができるが、ノーマル時に接続される信号SIGNが、第1の内部マクロ1の出力端子12と第2の内部マクロ2の入力端子13とに電気的に接続されているか否かの検証を行う場合は、LSI全体のノーマルモードでのテストパタンを設計しなければならず、テストパタン設計に多大の労力と時間を必要するという問題がある。本発明は上述の点に着目してテストすることにより、ノーマルモードでのテストパタンを使用せずに、LSI内部のノーマル時のマクロ間の接続も同時に検証できるようにした半導体装置テスト回路を提供することを目的とする。

[0004]

【課題を解決するための手段】前記の目的を達成するべ く、本発明の半導体装置テスト回路は、LSI内部に第 1の内部マクロと第2の内部マクロとが設けられ、該第 1の内部マクロと第2の内部マクロとの接続検証を行う 半導体装置テスト回路において、前記第1の内部マクロ の出力端子と第2の内部マクロの入力端子間に設けられ た第1のテストセレクタ回路および第2のテストセレク 夕回路を備え、該第1および第2のテストセレクタ回路 はテスト信号によりLOWおよびHIGHレベルに切替 えされ、前記第2のテストセレクタ回路をLOWレベル として前記第1の内部マクロのテストを行い、前記第1 のテストセレクタ回路をLOWレベルとして前記第2の 内部マクロのテストを行い、ノーマル時に前記第1およ び第2のテストセレクタ回路をLOWレベルとし、ノー マル時の前記第1の内部マクロと前記第2の内部マクロ 間の接続を検証するようにしたことを特徴とするもので

【0005】本発明の半導体装置テスト回路では、LSI内部の第1の内部マクロのテストを行うときは、第2のテストセレクタ回路をLOWレベルとしてテストし、第2のテストセレクタ回路はノーマル時に第1の内部マクロの出力端子からの信号が第1のテストセレクタ回路に入力されることをモニタすることで検証できる。ま

た、第2の内部マクロのテストを行うに際し、第1のテ ストセレクタ回路をLOWレベルとしてテストするた め、第1のテストセレクタ回路からの出力はノーマル時 に第2の内部マクロ2に入力されることが検証でき、か つ第1および第2のテストセレクタ回路の信号が共にし OWのときには、第1の内部マクロからの出力は第2の 内部マクロへの入力信号としてに出力することが検証で きる。これにより、LSI内部の各マクロを全て個別で テストすることにより、ノーマルモードでのテストパタ ンを使用せずに、LSI内部のノーマル時のマクロ間の 10 接続も同時に検証できる。

[0006]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。なお、図3と同一部材または同一 機能のものは同一符号で示している。図1において、1 は第1の内部マクロ、2は第2の内部マクロであって、 ともにLSI内部の小マクロを示している。3は第1の テストセレクタ回路、4は第2のテストセレクタ回路で あって、LSIテストモード (LSIテスタ等でLSI 内部動作等を検証するモード)と、ノーマルモード(実 20 装置等で使用するモード)を切替えるためのセレクタ回 路である。

【0007】第1のテストセレクタ回路3は、TEST 5の信号により出力信号を切替えることができる。すな わち、TEST5の信号がロー (LOW) レベルのとき は、第1のテストセレクタ回路3のLOW端子Lからの 出力信号であるIN11に第2のテストセレクタ回路4 からの出力信号SIGNの信号を出力し、TEST5の 信号がハイ (HIGH) レベルのときは、第1のテスト セレクタ回路3のHIGH端子Hからの出力信号OUT 8にSIGN10の信号を出力する。信号IN11は、 第2の内部マクロ2の入力端子13に入力され、OUT 8の信号はLSIテストモードで使用する信号であっ て、テストモード時にLSIのピンからモニタするよう になっている。第2のテストセレクタ回路4は、TES T6の信号によりその入力信号を切替えることができ る。すなわち、TEST6の信号がローレベルのとき は、出力端子12から第2のテストセレクタ回路4の端 子しへの信号OUT9をSIGN10に出力し、TES T6の信号がハイレベルのときは、第2のテストセレク タ回路4のHIGH端子Hへの信号IN7をSIGN1 0に出力する。OUT9の信号は、第1の内部マクロ1 の出力端子12から出力され、IN7の信号は、LSI テストモードで使用する信号で、テストモード時にLS Iのピンから入力される。

【0008】TEST5およびTEST6の信号は、各 々LSIのテストモードおよびノーマルモードの切替え の信号である。すなわち、第1の内部マクロ1をテスト するときは、TEST5がHIGH、TEST6がLO Wとなり、また、第2の内部マクロ2をテストするとき 50 マクロ1のテストを行うに際し、第2のテストセレクタ

は、TEST5がLOW、TEST6がHIGHとな り、ノーマルモード時は、TEST5、TEST6が共 にLOWとなる。SIGN10の信号は、第1のテスト セレクタ回路3の入力端子と第2のテストセレクタ回路 4の出力端子に接続される。以上の半導体装置テスト回 路は、LSI内部の各マクロの入出力端子に全てに接続 し、各マクロのテストは個別で行うものである。

【0009】次に、上記第1実施の形態の半導体装置テ スト回路の信号の流れを具体的に説明する。

(a) テストモード時

第1のテストセレクタ回路3および第2のテストセレク タ回路4を使用した場合の各マクロの入出力端子からの 信号の流れを、出力端子は第1の内部マクロ1の出力端 子12を使用して、入力端子は第2の内部マクロ2の入 力端子13を使用して説明する。第1の内部マクロ1の テスト時の出力信号の流れは次の通りである (図1の実 線矢印参照)。この時、TEST5はHIGH、TES T6はLOWの信号になり、第1の内部マクロ1の出力 端子12から出力されたOUT9の信号は、第2のテス トセレクタ回路4を介してSIGN10に出力され、S IGN10は第1のテストセレクタ回路3を介してOU T8の信号として出力され、LSIのピンからこの信号 OUT8をモニタする。第2の内部マクロ2のテスト時 の入力信号の流れは次の通りである (図1の点線矢印参 照)。この時、TEST5はLOW、TEST6はHI GHになり、LSIのピンから入力されたテスト信号は IN7であり、このIN7の信号は第2のテストセレク 夕回路4を介してSIGN10の信号に出力され、SI GN10は第1のテストセレクタ回路3を介して、信号 IN11に出力され、信号IN11は第2の内部マクロ 2の入力端子13に入力される。

【0010】(b) ノーマルモード時

この場合、信号TEST5と信号TEST6は共にLO Wとなり、第1の内部マクロ1の出力端子12から出力 されるOUT9の信号は第2のテストセレクタ回路4を 介して信号SIGN10に出力され、信号SIGN10 は第1のテストセレクタ回路3を介して信号 IN11に 出力され、信号IN11は第2の内部マクロ2の入力端 子13に入力される(図1の鎖線矢印参照)。

【0011】図2は、本発明の第2実施の形態を示すも ので、図1の第1実施の形態における第1のテストセレ クタ回路3と第2のテストセレクタ回路4を、各々第1 の内部マクロ1と第2の内部マクロ2の内部に設けたも のである。これにより、テストセレクタ回路3、4が内 部マクロ1、2内に統合できると共に、第1実施の形態 の半導体装置テスト回路と同様の機能を果たすことがで きる。

【0012】以上のように、本発明の実施の形態におけ る半導体装置テスト回路では、LSI内部の第1の内部

40

5

回路4の切替えの信号TEST6をLOWとしてテストするため、第2のテストセレクタ回路4はノーマル時(LOWレベル)に第1の内部マクロ1の出力端子12からのOUT9の信号がSIGN10に出力されることが検証でき、第2の内部マクロ2のテストを行うに際し、第2のテストセレクタ回路4の切替えの信号TEST5をLOWとしてテストするため、第1のテストセレクタ回路3は、ノーマル時SIGN10がIN11に出力されることが検証でき、TEST5、6の信号が共にLOWのときには、OUT9はSIGN10の信号に出力し、SIGN10はIN11の信号に出力することが検証できる。これにより、LSI内部の各マクロを全て個別でテストすることにより、ノーマルモードでのテストパタンを使用せずに、LSI内部のノーマル時のマクロ間の接続も同時に検証できる。

[0013]

【発明の効果】以上、詳述したように、本発明によれ

ば、LSI内部の第1および第2の内部マクロを個別に テストすることにより、第1の内部マクロの出力端子と 第2の内部マクロの入力端子が装置動作モード時(ノー マル時)に電気的に接続することをLSI全体のテスト パタンを使用せずに検証することができ、したがって、 テストパタン設計の労力、時間が不要になる。

【図面の簡単な説明】

【図1】本発明の半導体装置テスト回路の第1実施の形態を示すブロック図である。


10 【図2】本発明の半導体装置テスト回路の第2実施の形態を示すブロック図である。

【図3】従来の半導体装置テスト回路のブロック図である。


【符号の説明】

1 ……第1の内部マクロ、2 ……第2の内部マクロ、3 ……第1のテストセレクタ回路、4 ……第2のテストセレクタ回路、12 ……出力端子、13 ……入力端子。


[図1]



【図2】







【手続補正書】

【提出日】平成11年2月1日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 LSI内部に第1の内部マクロと第2の内部マクロとが設けられ、該第1の内部マクロと第2の内部マクロとの接続検証を行う半導体装置テスト回路において.

前記第1の内部マクロの出力端子と第2の内部マクロの 入力端子間に設けられた第1のテストセレクタ回路および第2のテストセレクタ回路を備え、

前記第2のテストセレクタ回路は、該第2のテストセレクタ回路に入力されるモード切替え用のテスト信号がLOWレベルかHIGHレベルかに応じ、前記第1の内部マクロのテストモード時及びノーマルモード時の出力信号と前記第2の内部マクロのテストモード時のテスト信号のいずれかを選択して前記第1のテストセレクタ回路へ出力するように構成され、

前記第1のテストセレクタ回路は、該第1のテストセレクタ回路に入力されるモード切替え用のテスト信号がL OWレベルかHIGHレベルかに応じ、前記第2のテストセレクタ回路から出力される信号を選択して前記第2の内部マクロに出力するように構成され、

前記第1のテストセレクタ回路のテスト信号がHIGH レベルで、かつ前記第2のテストセレクタ回路のテスト 信号がLOWレベルの時に前記第1の内部マクロのテストを行い、前記第1のテストセレクタ回路のテスト信号 がLOWレベルで、かつ前記第2のテストセレクタ回路 のテスト信号がHIGHレベルの時に前記第2の内部マ クロのテストを行い、ノーマル時<u>は</u>前記第1および第2のテストセレクタ回路<u>のテスト信号を共に</u>LOWレベルとし<u>て</u>、ノーマル時の前記第1の内部マクロと前記第2の内部マクロ間の接続を検証するようにしたことを特徴とする半導体装置テスト回路。

【請求項2】 前記第2のテストセレクタ回路は、前記 第1の内部マクロからの出力信号を受けるLOW端子、 及び前記第2の内部マクロのテストモード時のテスト信 号を受けるHIGH端子を有し、前記LOW端子は前記 第1の内部マクロの出力端子に接続され、前記HIGH 端子には第2の内部マクロのテストモード時にLSIの ピンからのテスト信号が入力され、前記第1のテストセ レクタ回路は、前記第2の内部マクロのテストモード及 びノーマルモード時に第1のテストセレクタ回路で選択 された信号を出力するLOW端子、及び前記第1の内部 マクロのテストモード時に第1のテストセレクタ回路で 選択された信号を出力するHIGH端子を有し、前記L OW端子は第2の内部マクロの入力端子に接続され、前 記HIGH端子からの信号は前記第1の内部マクロのモ <u>ニタ用LSIのピンへ出力</u>されるようになっていること を特徴とする請求項1記載の半導体装置テスト回路。

【請求項3】 LSI内部に第1の内部マクロと第2の 内部マクロとが設けられ、該第1の内部マクロと第2の 内部マクロとの接続検証を行う半導体装置テスト回路に おいて、

前記第1の内部マクロの内部に第1のテストセレクタ回路を設け、前記第2の内部マクロの内部に第2のテストセレクタ回路を設け、この第2のテストセレクタ回路の 出力端と第1のテストセレクタ回路の入力端間を接続 し、

前記第2のテストセレクタ回路は、該第2のテストセレ クタ回路に入力されるモード切替え用のテスト信号がL OWレベルかHIGHレベルかに応じ、前記第1の内部マクロのテストモード時及びノーマルモード時の出力信号と前記第2の内部マクロのテストモード時のテスト信号のいずれかを選択して前記第1のテストセレクタ回路へ出力するように構成され、

前記第1のテストセレクタ回路は、該第1のテストセレクタ回路に入力されるモード切替え用のテスト信号がL OWレベルかHIGHレベルかに応じ、前記第2のテストセレクタ回路から出力される信号を選択して前記第2 の内部マクロに出力するように構成され、

前記第1のテストセレクタ回路のテスト信号がHIGHレベルで、かつ前記第2のテストセレクタ回路のテスト信号がLOWレベルの時に前記第1の内部マクロのテストを行い、前記第1のテストセレクタ回路のテスト信号がLOWレベルで、かつ前記第2のテストセレクタ回路のテスト信号がHIGHレベルの時に前記第2の内部マクロのテストを行い、ノーマル時は前記第1および第2のテストセレクタ回路のテスト信号を共にLOWレベルとして、ノーマル時の前記第1の内部マクロと前記第2の内部マクロ間の接続を検証するようにしたことを特徴とする半導体装置テスト回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0004

【補正方法】変更

【補正内容】

[0004]

【課題を解決するための手段】前記の目的を達成するべ く、本発明は、LSI内部に第1の内部マクロと第2の 内部マクロとが設けられ、該第1の内部マクロと第2の 内部マクロとの接続検証を行う半導体装置テスト回路に おいて、前記第1の内部マクロの出力端子と第2の内部 マクロの入力端子間に設けられた第1のテストセレクタ 回路および第2のテストセレクタ回路を備え、前記第2 のテストセレクタ回路は、該第2のテストセレクタ回路 に入力されるモード切替え用のテスト信号がLOWレベ ルかHIGHレベルかに応じ、前記第1の内部マクロの テストモード時及びノーマルモード時の出力信号と前記 第2の内部マクロのテストモード時のテスト信号のいず れかを選択して前記第1のテストセレクタ回路へ出力す るように構成され、前記第1のテストセレクタ回路は、 該第1のテストセレクタ回路に入力されるモード切替え 用のテスト信号がLOWレベルかHIGHレベルかに応 じ、前記第2のテストセレクタ回路から出力される信号 を選択して前記第2の内部マクロに出力するように構成 され、前配第1のテストセレクタ回路のテスト信号がH IGHレベルで、かつ前記第2のテストセレクタ回路の テスト信号がLOWレベルの時に前記第1の内部マクロ のテストを行い、前記第1のテストセレクタ回路のテス ト信号がLOWレベルで、かつ前記第2のテストセレク タ回路のテスト信号がH I GHレベルの時に前記第2の 内部マクロのテストを行い、ノーマル時は前記第1およ び第2のテストセレクタ回路のテスト信号を共にLOW レベルとして、ノーマル時の前記第1の内部マクロと前 記第2の内部マクロ間の接続を検証するようにしたこと を特徴とする。また、本発明は、LSI内部に第1の内 部マクロと第2の内部マクロとが設けられ、該第1の内 部マクロと第2の内部マクロとの接続検証を行う半導体 装置テスト回路において、前記第1の内部マクロの内部 に第1のテストセレクタ回路を設け、前記第2の内部マ クロの内部に第2のテストセレクタ回路を設け、この第 2のテストセレクタ回路の出力端と第1のテストセレク 夕回路の入力端間を接続し、前記第2のテストセレクタ 回路は、該第2のテストセレクタ回路に入力されるモー ド切替え用のテスト信号がLOWレベルかHIGHレベ ルかに応じ、前記第1の内部マクロのテストモード時及 びノーマルモード時の出力信号と前記第2の内部マクロ のテストモード時のテスト信号のいずれかを選択して前 記第1のテストセレクタ回路へ出力するように構成さ れ、前記第1のテストセレクタ回路は、該第1のテスト セレクタ回路に入力されるモード切替え用のテスト信号 がLOWレベルかHIGHレベルかに応じ、前記第2の テストセレクタ回路から出力される信号を選択して前記 第2の内部マクロに出力するように構成され、前記第1 のテストセレクタ回路のテスト信号がHIGHレベル で、かつ前記第2のテストセレクタ回路のテスト信号が LOWレベルの時に前配第1の内部マクロのテストを行 い、前記第1のテストセレクタ回路のテスト信号がLO Wレベルで、かつ前記第2のテストセレクタ回路のテス ト信号がHIGHレベルの時に前記第2の内部マクロの テストを行い、ノーマル時は前記第1および第2のテス トセレクタ回路のテスト信号を共にLOWレベルとし て、ノーマル時の前記第1の内部マクロと前記第2の内 部マクロ間の接続を検証するようにしたことを特徴とす る。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正内容】

【0005】本発明の半導体装置テスト回路では、LSI内部の第1の内部マクロのテストを行うときは、第2のテストセレクタ回路のテスト信号をHIGHレベルに、第2のテストセレクタ回路のテスト信号をLOWレベルにして、第1の内部マクロの出力信号が第1のテストセレクタ回路に入力されることをモニタすることで検証できる。また、第1の内部マクロのテストを行うに際しては、第1のテストセレクタ回路のテスト信号をLOWレベルに、第2のテストセレクタ回路のテスト信号をHIGHレベルにして、第2のテストセレクタ回路から

第1のテストセレクタ回路に入力されるテストモード時の出力信号を第1の内部マクロに入力されることをモニタすることで検証できる。さらに、第1および第2のテストセレクタ回路のテスト信号が共にLOWレベルにすることにより、ノーマル時に第1の内部マクロからの出

力信号は第2の内部マクロへの入力信号としてに出力することが検証できる。これにより、LSI内部の各マクロを全て個別でテストすることで、ノーマルモードでのテストパタンを使用せずに、LSI内部のノーマル時のマクロ間の接続も同時に検証できる。